

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-335682
 (43)Date of publication of application : 22.12.1995

(51)Int.CI. H01L 21/60

(21)Application number : 06-124957 (71)Applicant : IWATE TOSHIBA ELECTRON
 KK
 TOSHIBA CORP

(22)Date of filing : 07.06.1994 (72)Inventor : TAKAHASHI YUKIO


(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To provide the fine pitch of bonding pads, to further expedite low loop bonding, to increase pins and to reduce in thickness a package by ball bonding inner leads and stitch bonding them to the electrodes of a semiconductor chip.



CONSTITUTION: The semiconductor device comprises a semiconductor chip 2 and frame inner leads 5 connected to the electrodes 3 of the chip 2 via wires 6 by a nail head wire bonding type for stitch bonding after ball bonding. The chip 2 is resin-sealed in the type in which parts of the leads 5 are externally drawn. In such a semiconductor device, the leads 5 are bonded, the electrodes 3 of the chip 2 are stitch bonded, and the electrodes 3 of the chip 2 are connected to the leads 5 via the wires 6.



LEGAL STATUS

[Date of request for examination] 06.03.2000

[Date of sending the examiner's decision 16.04.2002
 of rejection]

[Kind of final disposal of application
 other than the examiner's decision of
 rejection or application converted
 registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's
decision of rejection]

[Date of requesting appeal against
examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-335682

(43)公開日 平成7年(1995)12月22日

(51)Int.Cl.
H01L 21/80級別記号
801 D
B

P I

技術表示箇所

由差説明 末請求 領域項の数 6 OL (全 7 回)

(21)出願番号 特願平6-124957

(22)出願日 平成6年(1994)6月7日

(71)出願人 000158150

株式会社芝エレクトロニクス株式会社
岩手県北上市北工業団地6番6号

(71)出願人 000003078

株式会社芝

神奈川県川崎市幸区横川町72番地

(72)発明者 高橋 実夫

岩手県北上市北工業団地6番6号 岩手東
芝エレクトロニクス株式会社内



(74)代理人 弁理士 三好 翔和 (外3名)

(54)【説明の名称】 半導体装置及びその製造方法

(55)【要約】

【目的】 ボンディングパットのファインピッチ化をより一層促進させることによりダビング化を可能にし、且つ低ループボンディング化を一層促進させることによりパッケージの薄型化を可能とした半導体装置を提供することである。

【構成】 半導体チップと、ボールボンディング後にステッチボンディングを行うホイルヘッドワイヤボンディング方式により前記半導体チップの電極にワイヤを介して接続されたフレームインナーリードとを備え、前記フレームインナーリードの一端を外部へ引き出す形で前記半導体チップを樹脂封止した半導体装置において、前記フレームインナーリードに対して前記ボールボンディングを行い、前記半導体チップの電極に対して前記ステッチボンディングを行って、前記ワイヤを介して該半導体チップの電極を前記フレームインナーリードに接続した。



(2)

特開平7-335682

1

2

【特許請求の範囲】

【請求項1】 半導体チップと、ホールポンディング後にステッチポンディングを行うネイルヘッドワイヤポンディング方式により前記半導体チップの電極にワイヤを介して接続されたフレームインナーリードとを備え、前記フレームインナーリードの一部を外部へ引き出す形で前記半導体チップを樹脂封止した半導体装置において、前記フレームインナーリードに対して前記ホールポンディングを行い、前記半導体チップの電極に対して前記ステッチポンディングを行って、前記ワイヤを介して該半導体チップの電極を前記フレームインナーリードに接続したことを特徴とする半導体装置。

【請求項2】 前記半導体チップの電極上にパンプを設けたことを特徴とする請求項1記載の半導体装置。

【請求項3】 前記パンプよりも低くなる膜厚で前記半導体チップの少なくとも表面外周部に絶縁膜を形成したことを特徴とする請求項2記載の半導体装置。

【請求項4】 ホールポンディング後にステッチポンディングを行うネイルヘッドワイヤポンディング方式により半導体チップの電極をワイヤを介してフレームインナーリードに接続するワイヤポンディング工程と、前記フレームインナーリードの一部を外部へ引き出す形で前記半導体チップを樹脂封止する樹脂封止工程とを有する半導体装置の製造方法において、

前記ワイヤポンディング工程は、

前記フレームインナーリードに対して前記ホールポンディングを行った後、

前記半導体チップの電極に対して前記ステッチポンディングを行うことを特徴とする半導体装置の製造方法。

【請求項5】 前記半導体チップの電極上にパンプを形成するパンプ形成工程を前記ワイヤポンディング工程の前に行うことを特徴とする請求項4記載の半導体装置の製造方法。

【請求項6】 前記パンプ形成工程と前記ワイヤポンディング工程との間に、前記パンプよりも低くなる膜厚で前記半導体チップの少なくとも表面外周部に絶縁膜を形成する絶縁膜形成工程を行うことを特徴とする請求項5記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、ネイルヘッドワイヤポンディング方式を用いて半導体チップとフレームインナーリードとを接続し、且つ樹脂封止した半導体装置及びその製造方法に関する。

【0002】

【従来の技術】 従来より、樹脂封止型半導体装置において、LSIチップ上の電極とパッケージ端子間をワイヤで接続するワイヤポンディング法としては、気方向性ポンディングが可能で作業性に優れたホールヘッドワイヤポンディング方式が用いられることが多い。

10

【0003】 このネイルヘッドワイヤポンディング方式

を用いた半導体装置は、図7に示すようにリードフレー

ムダイパットF101上にマウントされたLSIチップ1

02の電極(A1)パットにホールポンディング(第1

ポンディング部103)を行い、フレームインナーリー

ドF104にステッチポンディング(第2ポンディング部

105)を行い、ポンディングワイヤ(ループ)106

を介してLSIチップ102がフレームインナーリード

104に接続されている。

【0004】 さらに、前記フレームインナーリード10

4の一部を外部へ引き出す形でLSIチップ102がモ

ールド樹脂107によって樹脂封止されている。

【0005】 このようなネイルヘッドワイヤポンディング

方式を用いた樹脂封止型半導体装置は、近年の多ビン

化に伴うLSIチップの縮小化と同時に、ポンディング

パット(LSIチップの電極パット)のファインピッチ

化が進んできており、現在、ポンディングキャビラリの

形状及びポンダー装置の精度向上により、100~11

0μm程度のパットピッチが可能となっている。

【0006】 さらに、上記のファインピッチと共に、

パッケージの構型ニーズに伴う低ループポンディング化

も進み、低ループワイヤ及び低ループコントロールポン

ダ装置により、100~150μmまでのループの高さ

を実現している。

【0007】

【発明が解決しようとする課題】 しかしながら、上記従来のネイルヘッドワイヤポンディング方式を用いた半導

体装置では、次のような問題点があった。

【0008】 すなわち、ポンディングパットのファイン

ピッチ化が進む中で、チップの電極パットにホールポン

ディングを行って以降、隣り合うワイヤとポンディング

キャビラリとの接触がポンディングの対応限界を決定し

てしまい、現状では約100~110μm程度のパット

ピッチが限界となっている。

【0009】 また、低ループポンディング化が進む中

で、前記ホールポンディングを行う場合には必ずホール

底上のワイヤの立上がり(図7の108)が必要となる

ため、ループの高さを低くコントロールするにしても、

ループの高さはワイヤ径の約3~4倍(100μm前

後)程度が限界である。

【0010】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0011】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

40

【0012】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0013】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

50

【0014】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0015】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0016】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0017】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0018】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0019】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0020】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0021】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0022】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0023】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0024】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0025】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0026】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0027】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0028】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0029】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0030】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0031】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0032】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0033】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0034】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0035】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0036】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0037】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0038】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0039】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0040】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0041】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0042】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術的限界に

達し、より一層の多ビン化や薄型化が困難となっ

た。

【0043】 本発明は、上述の如き従来の問題点を解決

するためになされたもので、その目的は、ポンディング

パットのファインピッチ化をより一層促進させることに

より多ビン化を可能にした半導体装置及びその製造方

法を提供することである。またその他の目的は、低ループ

【0044】 とのように、従来の樹脂封止型半導体装置

では、前述したポンディングパットのファインピッ

チ化、及び低ループポンディング化において技術

(3)

特藏平7-335682

ポンディング化を一層促進させることによりパッケージの薄型化を可能なにした半導体造形及びその製造方法を提供することである。

[00121]

【課題を解決するための手段】上記目的を達成するためには本発明の半導体装置の特徴は、半導体チップと、ボールボンディング後にステッチボンディングを行うナイルヘッドワイヤボンディング方式により前記半導体チップの端部にワイヤを介して接続されたフレームインナーリードとを備え、前記フレームインナーリードの一部を外部へ引き出す形で前記半導体チップを樹脂封止した半導体装置において、前記フレームインナーリードに対して前記ボールボンディングを行い、前記半導体チップの端部に対して前記ステッチボンディングを行って、前記ワイヤを介して該半導体チップの端部を前記フレームインナーリードに接続したことにある。

【0013】また、上述の半導体装置において、前記半導体チップの電極上にパンプを設けることが望ましい。

【0014】また、上述の半導体装置において、前記パンプよりも低くなる膜厚で前記半導体チップの少なくとも表面外周部に絶縁膜を形成することが望ましい。

【0015】上阳后的表演艺术与她在歌坛的地位

（1）半導体装置の製造方法の特徴は、ボールポンディング後にスチッチボンディングを行うネイルヘッドワイヤポンディング方式により半導体チップの電極をワイヤを介してフレームインナーリードに接続するワイヤポンディング工程と、前記フレームインナーリードの一部を外部へ引き出す形で前記半導体チップを被覆封止する樹脂封止工程とを有する半導体装置の製造方法において、前記ワイヤポンディング工程は、前記フレームインナーリードに対し前記ボールポンディングを行った後、前記半導体チップの電極に対して前記スチッチボンディングを行うことにある。

【0016】また、上述の半導体装置の製造方法において、前記半導体チップの電極上にバンプを形成するバンプ形成工程を前記ワイヤボンディング工程の前にを行うことが望ましい。

【0017】また、前記パンプ形成工程と前記ワイヤボンディング工程との間に、前記パンプよりも低くなる順序で前記半導体チップの少なくとも表面外周部に絶縁膜を形成する絶縁膜形成工程を行うことが望ましい。

[0018]

【作用】上述の如き構成の本発明の半導体装置及びその製造方法によれば、フレームインナーリードに対してもボールポンディングを行い、半導体チップの偏極に対してもスチッチポンディングを行って、ワイヤを介して半導体チップの偏極をフレームインナーリードに接続したので、半導体チップ上のワイヤ立上がり部が無くなる。これにより、ポンディング時においてキャビラリがワイヤ立上がり部に接触するといったことが無くなり、半導体

チップの尾極のファインピッチ化が促進されると共に、前記2ライヤー以上が一部の高分子の導入化が可能となる。

【1018】また、前記半導体チップの端極上にパンプを設けることにより、半導体チップの表面と設置が形成され、スチッピング時に、キャビラリが半導体チップの端極周辺の部にダメージを与えるのを防止することができます。

【0020】また、前記パンプよりも低くなる膜厚で前記半導体チップの少なくとも表面外周部に絶縁膜を形成することにより、半導体チップのエッジ部にワイヤが接触した時の電気的ショートを防止することができる。

(0021)

【実施例】以下、本発明の一実施例を図面に基づいて説明する。図1(a)、(b)は、本発明を実施した当導体部の構造を示す図であり、同図(a)は概略断面図、及び同図(b)は断面平面図である。

【0022】この半導体装置は、リードフレームダイパッド1上にマウント剤1aによって接着されたLS1チップ2を有し、このLS1チップ2の電極であるA1(アルミ)パッド上には、約20~30μmのバンプ3が形成されている。さらに、LS1チップ2の表面外周部には、助記バンプ3よりも低くなる膜厚で(約4~7μm)ボリイミド等の絶縁膜4が形成されている。

〔0023〕そして、LSIチップ2のバンプ3とフレームインターリード5とが本発明のネイルヘッドワイヤボンディング方式によりワイヤ(Au線)6を介して接着されている。また、フレームインターリード5に

30 これによって、フレームインナーリード5側にワイア6の立上がり部6aが形成されると共に、前記板経路4をLS1チップ2の表面周辺部に形成したので、LS1チップ2のエッジ部にワイア6が接触した場合であっても、電気的ショートを未然に防止することができる。

【0024】さらに、前記フレームインナーリード5の一部を外部へ引き出す形でLS1チップ2がモールド樹脂9によって樹脂封止されている。

【0025】次に、上記本実施例の半導体装置の設計方針を図2～図5を用いて説明する。

【0026】まず、図2(a)に示すように、LS1ウェーハ2Aの表面のA1バッド上に、A1やAuなどのバンプ3をめっきや蒸着法によって形成する。続いて、LS1チップ2の表面外周部に絶縁膜4を形成するために、図2(b)に示すように、このウェーハ2Aの表面全面に感光性ポリイミドを塗布して硬化させポリイミド膜4を形成する。

【0027】さらに、国2(c)に示す工程では、前記
始端端4の形状に相当するパターンマスクを介してポリ
50 イミド端4Aを露光してパターンニングを行う。すなわ

(4)

特開平7-335682

6

5

ち、ポリイミド膜4Aにおける例えは先が照射されない部分に前記絶縁膜4の形状に相当するパターンの溝線4Bが形成される。

【0028】その後、ウェーハ2Aをエッティング液に浸漬することにより、溝線4Bの部分が絶縁膜4として残り、その他の部分のポリイミド膜4Aはエッティング除去される(図3(d))。

【0029】そして、例えはダイシングソーフォードにより、ウェーハ2Aを個々のLSIチップ2に分割する。この時、絶縁膜4がチップの表面外周部に形成されるよう、ウェーハ2Aの絶縁膜4が形成されている領域に対して図3の(d)に示すA-A'、B-B'のように切断する。

【0030】このようにして、個々のLSIチップ2の表面外周部に絶縁膜4を形成した後、図3(e)に示すように、分割された個々のLSIチップ2を、Au-Si共晶合金等のマウント剤1aによりリードフレームダイパッド1上に接着する。

【0031】次に、本発明のネイルヘッドワイヤボンディング方式によりワイヤボンディング工程を実施する。

【0032】まず、フレームインナーリード5に対してボールボンディングを行うために、図4(a)に示すように、キャビラリ11の孔に貫通したワイヤ6の先端に火花放電によってボール7aを形成しておくと共に、フレームインナーリード5を約300°Cに加熱し、加えて、キャビラリ11をフレームインナーリード5のボンディング位置の底上へ移動する。

【0033】次いで、図4(b)に示すようにキャビラリ11を該ボンディング位置に下降して加圧し、フレームインナーリード5にワイヤ6のボール7aを圧着し(ボールボンディング:第1ボンディング部7)。その後にキャビラリ11を上昇させる(図4(c))。

【0034】次いで、前記LSIチップ2のパンプ3に対してステッチボンディングを行うために、キャビラリ11をLSIチップ2におけるパンプ3の直上へ移動させる(図5(d))。

【0035】その後、図5(e)に示すように、キャビラリ11をパンプ3上に下降させて加圧し、LSIチップ2のパンプ3にワイヤ6を圧着する(ステッチボンディング:第2ボンディング部8)。この時、LSIチップ2は予め約300°Cに加熱され、ボンディング荷重は5.1~7.8MPa程度とする。

【0036】本実施例では、LSIチップ2のA1パッド上に前記パンプ3を設けたので、LSIチップ2の表面と段差が形成され、このステッチボンディング時に、キャビラリ11がLSIチップ2のA1パッド周辺の素子にダメージを与えるのを防止することができる。

【0037】前記ステッチボンディング後は、キャビラリ11を一定位置に上昇し、そしてワイヤを切断すれば、本実施例のワイヤボンディング工程が終了する(図5(f))。

10

5(1)。

【0038】ワイヤボンディング工程が終了した後は、例えはトランスマーキー法により樹脂封止工程(図示省略)を行う。

【0039】すなわち、専用成形機に取り付けられた金型に、フレームインナーリード5にワイヤボンディングされたLSIチップ2を装填し、型詰めを行う。さらに、既に成形温度(170°C)に加熱された金型に、樹脂材料を注入してモールド樹脂9として硬化させる(図11)。

20

【0040】以上のように本実施例によれば、フレームインナーリード5に対してボールボンディングを行い、LSIチップ2のパンプ3に対してステッチボンディングを行ったので、LSIチップ2上のワイヤ立上がり部が縮くなる。このため、ボンディング時において、従来のようにキャビラリ11がワイヤ立上がり部に接触するといったことが無くなり、LSIチップ2のA1パッドのファインピッチ化を促進することができ、且つパッケージの薄型化を図ることができる。

30

【0041】具体的には、例えは一般TSOP製品(1.0皿皿厚のパッケージ)において、図6(a)に示すように従来では、LSIチップ102におけるA1パッド102a間のピッチP1は100~110μmであるに対し、本実施例のピッチP2は、図6(b)に示すように70~80μmと縮小され、一回のファインピッチ化が達成されている。

40

【0042】同様に、図6(a)に示すように従来では、フレームインナーリード104の表面からLSIチップ2上のワイヤ立上がり部108までの距離L1は500μmであり、そのうち、ワイヤ立上がり部108の長さR1は100μmである。これに対して前記距離L1に相当する本実施例における距離R2は40μmとなり、一回の薄型化が達成されている。

50

【0043】なお、本発明は上記実施例に限定されず種々の変形が可能である。例えは、上記実施例では、絶縁膜4をLSIチップ2の表面外周部のみに形成したが、LSIチップ2の全表面(パンプ3を除く)に形成するようにしてよい。

60

【0044】【発明の効果】以上詳細に説明したように半導体装置及びその製造方法によれば、フレームインナーリードに対してボールボンディングを行い、半導体チップの電極に対してステッチボンディングを行って、ワイヤを介して半導体チップの電極をフレームインナーリードに接続したので、キャビラリ11がワイヤ立上がり部に接触するといったことが無くなり、半導体チップの電極のファインピッチ化を一層促進させることができ、多ピン化が可能となる。さらに、パッケージの薄型化も一層促進させることができる。

70

【0045】また、前記半導体チップの電極上にパンプ

(5)

特開平7-335682

8

7
を設けることにより、ステッチボンディング時に、キャビラリが半導体チップの電極周辺の端子にダメージを与えるのを未然に防止することができる。
【0046】また、前記バンブよりも低くなる溝底で前記半導体チップの少なくとも表面外周部に絶縁層を形成することにより、半導体チップのエッジ部にワイヤが接触した時の電気的ショートを防止することが可能となる。

【図面の簡単な説明】

【図1】本発明を実施した樹脂封止型半導体装置の構造
を示す図である。
【図2】実施例における半導体装置の製造方法を示す工
程図(その1)である。
【図3】実施例における半導体装置の製造方法を示す工
程図(その2)である。
【図4】実施例におけるワイヤボンディング工程を示す
図(その1)である。

* 【図5】実施例におけるワイヤボンディング工程を示す
図(その2)である。



【図6】実施例の効果を説明するための図である。

【図7】従来の樹脂封止型半導体装置の構造を示す図で
ある。



【符号の説明】

- 1 リードフレームダイパッド
- 2 LSチップ
- 3 バンブ
- 4 絶縁層
- 5 フレームインナーリード
- 6 ワイヤ
- 7 第1ボンディング部
- 7a ポール
- 8 第2ボンディング部
- 9 モールド樹脂
- 11 キャビラリ

【図1】




【図2】




(6)

特购平7-335682


〔图3〕



〔图4〕




【四六】






(7)

特許平7-335682

【図6】



【図7】



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER: _____**

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.